Numéro |
J. Phys. III France
Volume 4, Numéro 1, January 1994
|
|
---|---|---|
Page(s) | 55 - 73 | |
DOI | https://doi.org/10.1051/jp3:1994112 |
J. Phys. III France 4 (1994) 55-73
Simulation numérique en électronique de puissance. Méthode de la topologie variable
D. Matt, F. Prieur and C. GlaizeLaboratoire d'Electrotechnique de Montpellier, Université Montpellier II, Place Eugène Bataillon, 34095 Montpellier Cedex 5, France
(Reçu le 28 janvier 1993, révisé le 2 août 1993, accepté le 26 octobre 1993)
Abstract
This paper presents an original development of a most efficient model for
representing switches in power electronics simulation. This model, quite
simple after all, considers semiconductor components as perfect interruptors,
leading to a variable topology analysis of the studied circuit. This circuit
then becomes purely passive, the way of connecting passive components among
themselves depending on the sermiconductors' states for each configuration.
This concept, though it is not new, is rarely used, due to complications it
induces for the construction of equations. The approach we presents aims to
automatically eliminate this problem and make the most of the interests of
the model. New possibilities are offered for perfecting efficient programs
of power electronics simulation.
Résumé
L'article présente une méthode de mise en équation automatique des circuits
de l'électronique de puissance basée sur le concept de la topologie variable.
Cette méthode, dont les principes ont fait l'objet de nombreuses publications
dans les années 70 [1-4], utilise un modèle de semi-conducteur parfait se
comportant comme un simple interrupteur. La topologie du circuit évolue
au gré des commutations des semi-conducteurs et est de ce fait " variable ".
Malgré ses nombreux avantages, cette méthode n'a jamais connu le succès
mérité en raison des nombreuses difficultés liées à l'élimination des
semi-conducteurs du circuit. L'article présenté propose une méthodologie
de mise en équation entièrement automatique s'appuyant sur une analyse
topologique des circuits. Elle permet de s'affranchir de bon nombre des
difficultés inhérentes au concept. Cette méthodologie appliquée à un
simulateur de convertisseurs statiques donne actuellement de très bons
résultats avec un avantage appréciable tant dans la rapidité de calcul
que dans la précision et fiabilité des résultats obtenus. L'analyse
topologique du circuit effectuée permet de plus la détection automatique
des défauts d'association de sources/charges.
© Les Editions de Physique 1994