DOI: 10.1051/jp3:1991127
J. Phys. III France 1 (1991) 369-387

Génération interfaciale des transistors NMOS implantes et naturels, à drain simple et doublement diffusé

J. Oualid¹, J. Dugas¹, R. Jérisian¹, A. Bouassis¹, D. Labrunye² and j. M. Mirabel<sup>2

1</sup>  Laboratoire des Matériaux et Composants Semi-Conducteurs de l'Ecole Nationale Supérieure de Physique de Marseille, Domaine Universitaire de Saint-Jérôme, 13397 Marseille Cedex 13, France
²  SGS Thomson Microelectronics, Zone industrielle de Rousset, 13790 Rousset, France

(Reçu le 14 juin 1990, révisé le 29 octobre 1990, accepté le 16 novembre 1990)

Abstract
We have compared the true interfacial generation velocities ( S₀) and the diffusion lengths near the vicinity of the Si-SiO ₂ interface ( ) on implanted and natural NMOS transistors with single diffused drain (SDD) or double diffused drain (DDD). An iterative procedure is proposed which allows the determination of both these electronic parameters by means of the measurement of the apparent interfacial velocities S'₀ on two transistors with different gate lengths. S'₀ values are deduced from the leakage current variation with gate polarization of the transistors used as gate controlled diodes (GCD). We show that the ionic implantation of boron for threshold voltage adjustment has a negligible influence on the true interfacial generation velocity, but it reduces and consequently S'₀ when the gate length is greater than . We attribute the reduction of the true interfacial generation velocity observed on DDD transistors to the gettering effect due to phosphorus which is not homogeneous along the channel.

Résumé
Nous avons comparé les vitesses de génération interfaciale ( S₀) et les longueurs de diffusion au voisinage de l'interface Si-SiO ₂ ( ) dans les transistors NMOS implantés et naturels, à drain simple (SDD) et doublement diffusé (DDD). Nous avons proposé une procédure itérative qui permet la détermination de ces deux grandeurs, qui caractérisent l'activité électronique au voisinage de l'interface, à partir des vitesses apparentes de génération interfaciale ( S'₀) de deux transistors voisins, de longueurs de canal différentes, utilisés comme des diodes contrôlées par grille (DCG) en reliant la source et le drain. Nous avons montré que l'implantation ionique de bore, d'ajustement de la tension de seuil, a une influence pratiquement négligeable sur la vitesse de génération interfaciale S₀. Par contre, l'implantation ionique réduit notablement la longueur de diffusion au voisinage de l'interface, , et par conséquent la vitesse apparente de génération interfaciale, S'₀, lorsque la longueur du canal est plus grande que . Nous avons attribué l'amélioration de la vitesse de génération interfaciale constatée sur les transistors DDD par rapport à celle des transistors SDD à l'influence du phosphore sur l'activité électronique de l'interface qui n'est pas homogène le long du canal.

© Les Editions de Physique 1991